基板コスト低減設計

基板コスト低減の設計原則

①より少ない層数（8層より6層）
②より少ない実装面（両面実装より片面実装）
③より少ないVIA数（必要最低限のVIA数）
④適度なサイズのVIA径（小径VIAより標準VIA）
⑤適度なパターン幅（100μより150μ）
⑥適度な外形サイズ（効率的な板取りサイズ）
⑦標準的な基板材料と製法（ビルドアップより標準基板）

事例

事例1：Ａ社　通信機器装置

対策前

高周波対応回路で特性がでない
試作回数が増大(試作3回)による開発期間(9ヶ月)及び費用の増大
シミュレーション技術、EMC対策技術が無い
IVH基板のため基板製造単価が高い

対策後

一発動作、試作回数の削減（試作1回）
商品開発期間の大幅短縮(開発期間:前回9ヶ月→4ヶ月に短縮）
商品開発コストの大幅低減(開発費:約45%の低減)(製造費:約60%の低減）

事例2：Ｂ社　放送機器装置

対策前

高周波対応回路で特性がでない
試作回数が増大(試作4回)による開発期間(12ヶ月)及び費用の増大
シミュレーション技術、EMC対策技術が無い
10層IVH基板のため基板製造単価が高い

対策後

一発動作、試作回数の削減(試作2回)
商品開発期間の大幅短縮(期間:12ヶ月→7ヶ月)
8層標準基板への設計変更による基板コストの大幅低減(5,000万円／月低減)

事例3：Ｃ社　パーソナルコンピュータ

対策前

市場先行商品のため突発依頼、超短納期に対応できる設計メーカーを探している
高速回路(1GHz)設計に対応できる設計メーカーを探している
10層IVH基板のため基板製造単価が高い

対策後

超短納期での対応(3Wで設計)
高周波設計への対応
8層標準基板への設計変更による基板コストの大幅低減(製造費:約60％の低減)

事例4：Ｄ社　次世代無線プラットホーム

対策前

高周波対応回路で特性がでない
12層ビルドアップ基板のため基板製造単価が高い
既存設計メーカーの技術的な限界により1年間の出荷延期

対策後

一発動作、試作回数の削減
10層IVHへの設計変更による基板コストの大幅低減(製造費:約20%の低減)
商品開発費用の大幅短縮(¥5,000万円）

事例5：Ｅ社　プロジェクター関連機器

対策前

他社で4Wで設計
試作回数が増大(試作4回)による開発期間(8ヶ月)及び費用の増大
既存設計メーカーの技術的な限界

対策後

超短納期(1.5W)で設計
一発動作、試作回数の削減（試作2回）
EMC規格(ＣＩＳＰＲＰｕｂ_ クラスB)クリア

事例6：Ｆ社　プリンターサーバー

対策前

市場先行商品のため突発依頼、超短納期に対応できる設計メーカーを探している
シミュレーション技術、EMC対策技術が無い
既存設計メーカーの技術的な限界

対策後

超短納期での対応(2Wで設計)
基板／実装3日で超短納期に対応
EMC規格(VCCI クラスB)クリア